Control de error de jefe

Esto es un poco la detección de errores y el mecanismo de corrección usado en transmisor de datos y receptor.

Header Error Control (HEC) es el último campo en la célula del Modo de Transferencia Asincrónica que consiste en CRC de 8 bites del jefe de la célula sólo.

Consiste en el resto de la división de 32 trozos del jefe por el polinomio. El modelo 01010101 es XORed con el resto de 8 bites antes de insertarse en el último octeto del jefe.

Este esquema es capaz de corregir errores con el bit solo y descubrir muchos errores con el bit múltiple.

Para un seminario y un ejemplo de calcular el CRC ver las Matemáticas de la página CRCs.



Buscar